Cadence推出AI智能体自动化芯片设计验证流程

机器构建更好机器的想法听起来像科幻小说，但随着Cadence等公司利用生成式AI来设计和验证同样使用AI的下一代处理器，这一概念正在成为现实。

在集成电路早期，芯片是手工设计的。在此后的半个多世纪里，半导体变得如此复杂，其物理特征如此微小，以至于只能使用其他芯片来设计芯片。Cadence是为此目的构建软件的几家电子设计自动化（EDA）供应商之一。

即使有了这些软件，芯片设计过程仍然耗时且容易出错。但随着生成式AI的兴起，Cadence和其他公司已经开始探索自动化这些流程的新方法。

最新例子是Cadence周二发布的ChipStack AI"超级"智能体。该平台旨在自动化编码设计、运行测试平台、创建测试计划以及协调回归测试等任务，以便在问题出现时进行调试和解决。

换句话说，Cadence为芯片设计构建了一个AI代码助手。虽然这听起来可能只是芯片的氛围编程，但该公司坚持认为智能体具有足够的护栏来限制幻觉现象。

"通过利用自主调用我们底层工具的智能智能体，我们在关键设计和验证任务中为客户带来显著的生产力提升，同时释放稀缺的工程人才专注于创新，"Cadence首席执行官Anirudh Devgan在一份声明中表示。

如果您担心这会变成终结者式的天网情况，请不要担心。虽然AI可能用于设计更好的AI芯片，但要自动化半导体供应链的其余部分还有很长的路要走。

ChipStack实际上由几个子智能体组成，或者Cadence称之为虚拟工程师，负责IP设计、验证、签核、调试和片上系统布局。

根据Cadence的说法，智能体遵循一个流水线，首先摄取有关正在设计或测试的部件的所有信息，包括规格文件和设计简介。这些文件用于形成芯片的心理模型。

然后智能体使用这个心理模型来确定需要完成的测试，并生成必要的代码来完成这些测试，同时在此过程中整合来自工程师的反馈。从这里开始，智能体可能会调用额外的EDA工具，当报告故障时，智能体会自动生成调试代码来解决出现的问题。

这种能力似乎不仅限于Cadence自己的模型。该公司表示，ChipStack可以使用客户首选的开放权重模型在本地运行，或者使用来自OpenAI等公司的基于云的模型。例如，该公司建议用户可以使用英伟达的NeMo框架为其特定设计流程定制模型。

Cadence声称智能体可以将生产力提高多达10倍，这一说法已经引起了包括高通、Altera和英伟达在内的几家主要芯片供应商的关注。

后者也许是最不令人惊讶的。英伟达一直对机器学习和生成式AI在其GPU上运行的前景非常看好，自然地加速包括EDA在内的各种设计流程。

除了EDA，这家GPU巨头还开发了诸如cuLitho等框架，通过模拟物理特性来加速计算光刻等工艺，为芯片生产设计更好的光掩模。这项技术已经被包括ASML和台积电在内的主要半导体设备供应商和代工厂采用。

Cadence远非唯一涉足智能体领域的EDA供应商。在CES上，英伟达透露它正在与西门子EDA合作，为其自己的芯片设计平台带来类似的智能体功能。与此同时，在12月，英伟达向Synopsys投资20亿美元，购买普通股以推动GPU加速跨模拟工作负载，其中包括EDA。

Q&A

Q1：Cadence的ChipStack AI智能体是什么？

A：ChipStack AI是Cadence推出的"超级"智能体平台，专门用于自动化芯片设计流程。它能够自动完成编码设计、运行测试平台、创建测试计划和协调回归测试等任务，在问题出现时进行调试和解决，本质上是一个专门用于芯片设计的AI代码助手。

Q2：ChipStack AI智能体如何工作？

A：智能体首先摄取芯片的所有相关信息，包括规格文件和设计简介，形成芯片的心理模型。然后使用这个模型确定需要完成的测试并生成必要代码，整合工程师反馈，调用EDA工具，当出现故障时自动生成调试代码解决问题。

Q3：ChipStack AI智能体能带来多大的生产力提升？

A：Cadence声称该智能体可以将生产力提高多达10倍，这一说法已经引起了高通、Altera和英伟达等主要芯片供应商的关注。通过自动化关键设计和验证任务，它能够释放稀缺的工程人才专注于创新工作。