AI赋能芯片设计：前景广阔，疑问犹存

核心要点：

AI为探索更大的解决方案空间打开了大门，类似于多年前高层次综合所做的事情，但围绕日益依赖这种本质上是"黑盒"的芯片设计方式，问题依然存在。

对于AI将取得多大成功、在哪些方面会成功或失败、以及如何应用于不同市场和EDA客户，目前尚无一致答案。

目前尚不清楚，随着AI承担更多工作，初级工程师是否会被边缘化，或者反而是那些不理解AI优势、固守旧有方式的资深工程师会面临淘汰。

半导体工程媒体Semiconductor Engineering就AI将如何改变芯片设计、哪些领域将取得成功、智能体将如何管理以及由谁负责监督等问题，与多位业界人士展开了圆桌讨论。受访者包括：ChipAgents全球客户成功副总裁崔辛迪（Cindy Cui）、Silvaco首席执行官沃利·莱茵斯（Wally Rhines）、Moores Lab AI首席执行官谢利·亨利（Shelly Henry）、Breker Verification Systems首席执行官戴夫·凯尔夫（Dave Kelf）、Verific AI开发主管文斯·王（Vince Wong），以及Silimate首席执行官吴安（Ann Wu）。本次小组讨论在近期举办的2026年ESD联盟高管展望会议上进行，现场设有观众席。

工程师能否判断AI"出了错"

记者：AI芯片面临两大核心问题：一是如何预知芯片的使用场景和工作负载；二是随着智能体AI越来越成熟，工程师越来越难以判断"这里出错了"。目前大家观察到了什么？

凯尔夫：我们都知道AI幻觉等问题确实存在，所有输出都需要二次核查。这在今天的工作流程中已有体现——我们既有设计流程，也有用于检验设计的验证流程。关键在于，我们还需要在此基础上增加哪些检查机制，才能确保系统正常运转？而且，要将这一流程做到100%可靠，难度相当大。

亨利：目前，OpenAI、Anthropic等公司提供的通用大语言模型和智能体AI框架，并非为半导体行业量身打造。这里存在明显缺口。我们仍然需要半导体领域的专家知识来判断AI的输出是否正确。也许五年后会有智能体能够胜任这项工作，但现在还做不到。目前我们仍需要人工监督，而这种监督能力来源于经验和对芯片用途的深刻理解。

崔辛迪：我们还远未达到"一键流片"的程度。如果让AI独自控制整个芯片或系统的设计，责任该由谁承担？没有明确的责任归属，这将非常危险。我们仍然需要人类工程师来做出正确的判断和权衡，并对关键证据进行验证。但从长远来看，实现成功的全流程自动化流片是可以期待的。此外还有一个问题同样重要：如果我们把AI方案做成一个纯黑盒，或许短期内能解决生产力问题，但从长远看可能会加剧人才短缺。我们必须持续培养工程专业能力，才能引领整个行业走向未来。

高层次综合的历史镜鉴

记者：各大芯片制造商都表示希望减少人工干预，将这一流程做成"按钮式"技术。这实际上是在退后一步。这意味着什么？

凯尔夫：这种目标恐怕很难真正实现。多年来，EDA领域一直面临一个问题：使用EDA工具的工程师必须真正理解自己在做什么。高层次综合就是一个典型案例。当时用SystemC高层次模型生成门级电路，工程师们都在问："这怎么可能？时序是怎么引入的？"正因为过程不透明，这些工具迟迟没能普及，花了几十年才逐渐走入主流。所以，芯片设计不能是黑盒流程。工具必须足够透明，让工程师能看清内部发生了什么、为什么会得到这样的结果。只有这样，他们才会逐步采纳、建立信任，最终放心使用。

莱茵斯：高层次综合之所以能找到自己的优势和用户群，是因为它扩大了可以探索的解决方案空间。C语言综合的速度比RTL综合快一千倍，这让工程师得以探索更广阔的设计空间。后来工程师们转向直接综合数据通路，而非控制逻辑，许多知名企业也因此采用了这项技术。我认为AI本质上正在做同样的事情——让工程师在早期阶段就能探索更大的解决方案空间，寻找最优选项。

记者：但高层次综合面对的是很多公司共同面临的同一类问题。而我们现在看到的定制化程度远超以往，没有先例可循，规模效应也只有大型企业才能享受到。这种情况下，AI如何发挥作用？

莱茵斯：这其实是好事。每个人都需要定制化设计和定制化软件，这将为整个行业创造巨大收益。长期以来，每一代计算平台都有一个通用标准：IBM 360大型机、DEC VAX小型机、面向个人电脑的8086。但现在，就连英伟达也意识到，推理过程中的每种算法都需要不同的架构。于是他们开始引入其他方案，比如收购Groq。对于AI应用来说，每个场景都需要极致的性能和最低的功耗，通用处理器的时代正在远去。我们正在见证独特架构的大规模涌现，这对EDA行业来说是极大的利好。

吴安：这里涉及到"杰文斯悖论"——能够打造高度专业化芯片，使其与特定工作负载完美匹配，这种能力是否会产生"效率抵消"效应？我们希望超大规模云厂商的做法能够下沉，惠及更多想要进行垂直整合的企业。这引出了两个相关问题：一是AI是否会影响工程师需求总量，不同企业会因文化和战略目标不同而走向不同路径——有些公司会选择精简团队，有些会借此承接更多机会，还有些会像苹果、亚马逊、Meta一样追求垂直优化；二是人才问题，最终我们必须确保有人能够完成流片，并承担明确的责任——"这个模块、这个子系统、这整个系统是你负责的，出了问题就是你的责任"。这是芯片行业的基本逻辑，不会改变。要做到这一点，工程师必须具备直觉和判断力，这来源于经验积累和对"好的设计长什么样"的把握，而这与黑盒化背道而驰。

AI工具与现有EDA框架的融合

记者：现有工具是否具备足够的通用性来支撑AI的应用？

崔辛迪：我在传统EDA行业工作多年，现在加入了一家AI创业公司，切身感受到了一种全新的定制化解决方案开发方式。很多工程师已经成为"AI原生"工程师，年轻一代可以借助通用AI工具极速生成代码。以ChipAgents为例，我们每周发布一个新版本，而传统EDA公司可能每半年到一年才发布一次。这种速度使我们能够创造出更多定制化解决方案。所有AI创业公司都在努力实现突破性方案，关键在于差异化——我们有能力创造真正特别、真正突破性的东西，这正是专业化的未来方向。

凯尔夫：这并不是什么新鲜事。看看今天的芯片：有相当标准化的处理器、大量标准化的IP，以及大型SoC上两三个定制化加速器。大部分内容还是通用的，这个趋势不会改变。

记者：现在还有小芯片（chiplet）、三维封装带来的机械问题，这些在现有EDA框架中都没有涵盖。

凯尔夫：但EDA行业一直在应对各种演进，目前都处理得不错，未来也会继续应对，AI将在这个过程中发挥助力。

亨利：我主导过超过18款芯片的设计。在Arm工作时，他们为全球用户设计芯片，根本无法预知工作负载，只能把所有可能的验证场景都覆盖到，在每一个模拟器上都跑一遍，确保交付到客户手中时能无缝运行。这是一个极端。在微软工作时略有不同——我们在为服务器设计芯片，对整个软硬件栈都有了解，即便芯片出现问题，也可以通过软件补丁来解决。而我与谷歌的工程师交流时，他们的说法是："我们根本不相信功能覆盖率，写好代码，放到FPGA上跑，能跑通就流片。"这是三种截然不同的极端做法。越是向谷歌这种风格靠拢，我们就越需要开发专门针对高度定制化场景的新型工具。

王文斯：我们现有的工具已经足够用，关键在于如何利用AI来驱动这些工具。比起把AI嵌入工具内部，让AI来控制和调用工具才是正确方向。工具内嵌AI会受到限制，而让AI从外部驱动工具，每当大语言模型本身得到升级，只需替换接入的模型即可，这相当于免费获得了能力升级。工具本身也要持续进化，未来还会有更多新工具。现有工具加上未来的发展，再结合AI，应该足以应对所有挑战。

智能体层级与责任归属

记者：当AI没有按预期运行时，我们如何知晓？是否会出现由超级智能体监督下层智能体的层级结构？

亨利：芯片坏了，你自然就知道了。

记者：但有时候我们未必能立刻发现问题。

吴安：这也是我们仍然依赖确定性工具和签核工具的原因。

凯尔夫：我们将需要多条流程互相交叉验证。目前已有设计验证流程，未来会有更复杂、更精密的版本，也许真的会出现超级智能体监督下层智能体的机制。

莱茵斯：还有其他方法，比如随机多智能体共识机制——让多个智能体对彼此的方案投票，形成共识；或者设置独立的验证智能体，它们不受原始输入的干扰，从独立视角进行审查。获取多样化视角的方式有很多。但我也同意，最棘手的bug是那些在流程后期才暴露的——甚至是产品出货后才发现的。

工程师的未来：入门者还是资深者将被淘汰？

记者：工程师需要具备哪些技能才能在未来立足？五年后的设计与验证人才队伍将是什么样的？

亨利：这和2000年前后电脑普及时的情形非常相似。会计师没有消失，只是从用账本换成了用电子表格。不同的是，那些拒绝使用新技术的人，岗位确实没了。只要能善用AI提升生产力，工作机会都会在。

凯尔夫：但我对一点确实有顾虑。目前我们在内部大量使用AI来编写基础功能代码，效率很高。问题是，这些工作原本正是应届毕业生的起点。他们进来后通常先做这些基础工作。这批人面临的压力最大，必须学会利用AI工具来完成这些任务。但更深层的问题在于，我们每个人都是从初级工程师起步的。如果没有初级人才成长的通道，整个行业的人才梯队就会断档，这是一个值得高度重视的问题。

吴安：整体上对AI的拥抱是毋庸置疑的，但需要附加一个前提条件：当前的AI系统存在明显的局限，会产生幻觉，输出内容未必完全正确。我观察到，那些适应得最好的工程师，具备一种极为关键的能力——辨别力。他们即使面对不完全正确的输出，依然能从中提炼出有价值的洞见，识别并过滤掉噪音，高效地做出判断。随着AI系统不断成熟、准确性不断提升，这种能力的必要性或许会有所变化。但鉴于模型本质上的随机性，基于直觉和创造力的辨别能力，在相当长的时间内仍将是核心竞争力。

莱茵斯：结果也可能与你们说的恰恰相反。如果新毕业生进来做文档、测试程序之类的基础工作，这类岗位确实会被替代。但回顾Verilog和VHDL出现、行业从原理图设计向上迁移的那个时代，老一代资深设计师曾说："这些人连晶体管都不懂，只是软件程序员，没什么用。"然而事实证明，新入职的应届生最快掌握了Verilog，二三十岁的工程师紧随其后，真正没有改变的反而是四五十岁那批人。所以，有没有可能不是新人被淘汰，而是那些拒绝改变的人被时代抛下？

凯尔夫：与其在毕业典礼上嘘声一片，不如问问自己："我怎样才能投身其中？怎样搞清楚这究竟是怎么回事？怎样才能善加利用它？"

Q&A

Q1：AI在芯片设计中面临的最大挑战是什么？

A：目前AI在芯片设计中面临的最大挑战主要有两点：一是AI输出存在幻觉问题，所有结果都需要人工二次核查，责任归属不清晰；二是当前通用大语言模型和智能体AI框架并非为半导体行业专门设计，缺乏对芯片设计专业知识的深度理解，仍然需要有经验的工程师来判断AI的输出是否正确。

Q2：AI会让芯片设计工程师失业吗？

A：目前来看不会直接导致大规模失业，但会改变工程师的工作方式。从事文档编写、基础代码等重复性工作的初级工程师面临最大压力，但真正有风险的可能是那些拒绝学习和使用AI工具的资深工程师。历史上Verilog普及时也出现过类似情况，最终是拥抱新技术的年轻人留下来，固守旧方式的人被淘汰。

Q3：芯片设计里的"智能体层级"是怎么回事？

A：随着AI智能体在芯片设计中承担越来越多的任务，业界认为未来可能出现"超级智能体监督下层智能体"的分层管理结构。此外，还有一种"随机多智能体共识机制"的思路——让多个智能体对彼此的方案进行投票，形成共识；同时设置独立验证智能体，从中立视角对设计结果进行审查，以减少错误和偏差。