细间距混合键合能否实现量产？

核心要点：

细间距混合键合将成熟的量产技术延伸至对颗粒污染、表面变形、失真及贴装误差容忍度极低的制造领域。

裸片与晶圆的集成方式允许筛选已知良品裸片，但需要以牺牲晶圆级并行处理为代价，转而进行反复的搬运、对准与键合操作。

能否实现量产，取决于晶圆厂、外包封测厂（OSAT）、设备商与材料供应商能否跨越企业与工艺边界，共同维持一个统一的工艺窗口。

混合键合已从研究阶段迈入量产阶段，但这一成就远比表面看起来的更不完整。

图像传感器及其他晶圆对晶圆应用已证明，经处理的铜和介电材料表面能够在规模化生产中可靠连接。更困难的转变在于更细的间距、裸片级加工，以及将逻辑芯片、存储芯片和其他功能单元集成——这些组件的材料特性、尺寸和热极限从未被设计为完全一致。

半导体工程领域近期的一篇文章《如何构建数十亿个凸点》探讨了当混合键合焊盘以并行方式在晶圆上成形时，所能实现的惊人互连密度——前提是上游工艺保持极高的均一性，同时以测试手段来弥补逐一检测每个已完成连接在实际操作中的不可行性。细间距裸片对晶圆键合继承了上述全部要求，但一旦每个裸片经过筛选、搬运、对准并作为独立机械个体进行贴装后，便带来了全新的制造难题。

键合本身发生在这一多步骤流程接近尾声之处，但其良率几乎反映了两个表面接触之前所有操作的质量。铜凹陷量、介电层形貌、颗粒污染、薄膜应力、晶圆形态、裸片厚度、临时键合、清洁、活化与贴装，均构成最终误差预算的一部分。每个工艺单独来看或许都在规格范围内，但它们的综合变异可能无法留下一个能够重复完成表面键合的工艺窗口。

这种微小偏差的累积效应，正是区分"可行工艺"与"量产工艺"的关键所在。键合机制本身或许已经确立，但量产依赖于整个工艺流程能否在数千次操作中始终回归同一物理状态，且不允许任何单一变量侵蚀为其他变量预留的余量。

"一旦摸清了方法，关键就在于将几乎所有变量都保持在尽可能稳定的状态，"泛林集团（Lam Research）介电沉积业务集团副总裁兼总经理 Erik Edelberg 表示，"高产量制造的核心在于高产量、晶圆间一致性以及晶圆内一致性。"

图1：1 μm 间距混合键合界面的截面电子显微镜图像。来源：CEA-Leti

量产不是单一条件

"高产量制造"这一表述，往往掩盖了混合键合工艺流程中的重要差异。晶圆对晶圆键合只是众多并行工艺之一。它得益于两片图案化晶圆的规则排列，但组合结构的良率取决于二者各自的质量与兼容性。裸片对晶圆键合以灵活性换取了并行优势；集体式裸片对晶圆方案则尝试通过同时转移多个裸片来部分恢复这一优势。然而，随着焊盘尺寸的缩小，集体方式的优势愈发难以维持，因为间距必须能够容忍集体工艺中的贴装误差。

由此可见，细间距不能仅凭实验室中所能演示的最小连接尺寸来定义。一个商业上可用的间距，必须能带来足够的布线能力、功耗或性能收益，以抵消其所要求的制造管控成本。6 μm 的逻辑对存储接口即便在 1 μm 键合仍处于长期工艺和材料研究目标的阶段，也能创造可观的系统价值。路线图上的缩放节点与量产价值之间的这种差异，决定了技术采用最有可能从何处起步。

"目前商用的最小间距约为 6 微米，"安靠（Amkor）小芯片与 FCBGA 集成副总裁 Mike Kelly 表示，"尽管有路线图将目标一路延伸至 1 微米间距，但 6 微米很可能在相当长一段时间内仍是商业上最具可行性的节点。"

制造挑战并不会随每次间距缩小而均匀上升。在 6 μm 时只是减少焊盘重叠量的贴装偏移或局部表面变形，当焊盘宽度仅有几分之一微米时，可能会完全消除重叠。曾经看似松散耦合的工艺开始争夺同一块不断缩小的公差空间，而键合机对准精度的提升，也无法挽回已被应力或翘曲改变的几何形状。

裸片筛选的代价

裸片对晶圆键合的吸引力在于：它能防止源晶圆上的某一不良区域拖累整个原本良好的叠层结构。制造商可以在键合前对裸片进行测试，筛选出合格品，并仅在需要的位置放置不同类型的裸片。然而，这一良率优势是以牺牲并行性为代价换来的——裸片对晶圆封装必须在裸片完成切割、离开原有晶圆工艺环境后，对每个裸片逐一进行拾取、运输、定向、检验、对准和贴装。单独贴装降低了速度，但提供了集体方式随焊盘尺寸接近工具贴装误差时难以维持的控制精度。

"裸片对晶圆是一种极具挑战性但充满前景的方法，因为即使在单独贴装裸片时产量较低，我们也能确保对准处于受控状态，"CEA-Leti 研究工程师 Melissa Najem 表示，"对于细间距而言，最具挑战性的因素是对准，因此一旦我们在对准上取得进展，就能获得更高的电气良率。"

已知良品裸片筛选改变了成本结构，但并不能保证最终界面的成功连接。键合前测试可以确认裸片在封装前正常工作，却无法认证一个尚未形成的连接。键合后电气测试仍是验证界面是否有效的最直接依据，尽管到那时，所筛选的裸片、基底晶圆和键合操作均已产生相应成本。筛选过于严苛会浪费合格品，而使用边缘品则会使更多累积价值面临风险。裸片对晶圆键合的高产量化，需要足够的表面、形貌、电气及工艺历史数据，以便在最昂贵且不可逆的步骤之前，做出合理的决策。

"我们可以执行一定的已知良品裸片程序，以甄别哪些裸片真正适合进行键合，"Najem 补充道，"通过这种方式，我们可以提升生产良率。"

但产量不能仅仅通过加快贴装台的移动速度来提升。视觉系统、对准、稳定、表面暴露时间、接触启动以及键合波行为，必须在节拍时间缩短的同时全部保持在合格范围内。一台更快却导致贴装分布变宽或使活化表面暴露时间不一致的键合机，虽然名义上每小时的产出单元数增加了，但离线后可用的良品组件数量实际上可能减少。

洁净度要求：无需再建一座晶圆厂

颗粒管控问题清楚地说明了为何将混合键合从前道晶圆厂迁移至外包封测厂并非简单的设备搬迁。领先的晶圆厂本身就建立在专为控制空气中颗粒污染、化学品纯度和晶圆封闭移动而设计的基础设施之上。而封装厂围绕不同的产品、成本结构和工艺历史建立，若要在后道封装键合环节完整复制前道洁净室，将大幅削减将工艺迁移至此的经济意义。

混合键合对颗粒污染赋予了异乎寻常的影响力。介电材料表面必须在整个键合区域形成紧密接触，且界面处没有任何顺应性的焊料结构或有机底部填充物来吸收局部阻碍。随着混合键合向封装环境延伸，这一问题变得尤为突出。现实的应对方式是，在键合机组内部或周围创建局部极高洁净度区域，而非试图将整个外包封测厂改造为前道晶圆厂。

"由于本质上是一种玻璃对玻璃的界面，它对任何形式的颗粒污染都极为敏感，"安靠的 Kelly 表示，"界面处没有任何有机物来提供顺应性，哪怕只是一个纳米级颗粒，就能把玻璃抬起来，毁掉晶圆上一大片单元。"

局部洁净度控制不仅限于两个表面接触的瞬间。裸片在键合前需经历切割、临时键合、清洁、计量、运输和对准等多个步骤，每个步骤都可能引入颗粒或使已处理表面暴露于新的污染物之中。活化表面的可用寿命也使排队等待时间成为工艺窗口的一部分——一个在制备后立即通过资格验证的表面，经过不受控的延迟后，其化学状态可能已发生改变。

清洁也不能简单地依赖施加更大的机械力来解决。颗粒越小，在不损伤铜、介电层或下层结构的前提下去除的难度越大；所用化学品必须能够区分污染物与已活化键合的表面。因此，表面状态与整体工艺集成密不可分。

"在化学领域，这是一项艰巨的挑战，而且向来如此——因为尺寸越小，黏附力越强，"三菱化学集团半导体业务全球营销与业务发展高级总监 Sanjiv Bhatt 表示，"尺寸越小，附着力的增长就越呈指数级。你需要渗入颗粒与其所附着表面之间的空隙。你可以施加机械力或声波力来移动它，但关键在于，如果你能引入某种真正削弱界面的物质，就能将其去除——而这取决于你所使用的分子类型。"

化学机械平坦化（CMP）提供了一个说明这种耦合关系的典型案例。介电材料表面必须足够平整光滑，以建立初始键合，但铜焊盘也不能简单地按理想室温平面进行抛光，而不考虑退火过程中的变化。铜的热膨胀量大于周围材料，因此受控的凹陷量能够在温度升高时使焊盘融合。凹陷量过大可能导致电气连接不完整，过小则会产生过度变形。

"表面形貌至关重要，表面化学同样如此，因为需要将两个表面键合在一起，而这些表面通常处于活化状态，"Lam Research 的 Edelberg 表示，"材料应力也是一项极具挑战性的课题，因为它直接影响裸片的整体形态与变形。当然，洁净度同样不可或缺，因为这一切最终都汇聚于键合界面。"

对准始于贴装之前

下一个关键约束体现在键合机环节，但其根源早在这一步之前就已埋下。贴装设备只能对准它能测量到的特征，而这些特征的实际物理位置，早已被薄膜应力、晶圆翘曲、裸片厚度以及结构构建过程中的热循环所改变。

传统的翘曲规格仅描述了这一状态的局部信息。一片晶圆可能在整体弯曲度指标范围之内，却包含局部形貌或高阶变形，在特定区域侵蚀焊盘重叠余量。相关几何形状横跨多个尺度——从低阶弯曲到局部坡度，再到由键合、CMP、再分布层以及材料失配引入的裸片级变形——而非单一的平整度数值。

"我们需要追问的不再是'这片晶圆是否平整'，而是哪些形态分量真正影响良率、可靠性、键合、对准和最终系统性能，"Wooptix 业务发展副总裁 Adam Cheung 表示，"平整度必须演变为一个表面几何预算。基于这一预算，我们可以将其分解至基板、封装形态，以及它们对整个芯片系统总体良率的贡献。"

一旦裸片从源晶圆上分离，这一区别便更加重要。切割会释放应力，临时键合重新约束裸片，减薄则改变其刚度。因此，呈现给键合机的几何形状，可能与流程早期测量的形状有所不同。裸片在某一参考点上可能定位正确，但其外侧焊盘仍因缩放、旋转或非线性变形而发生偏移。

英特尔晶圆代工在近期的一次 iMAPS 会议上，展示了这些变量相互作用的典型案例。据 Yi Shi 描述，在测试载体中，增加小芯片厚度可减小线性缩放变形，而增加小芯片翘曲则会使其加剧。研究还显示，更换键合机喷嘴几何形状会改变方向性变形模式；经过标定的有限元模型能够足够精确地复现实验结果，从而无需为每种参数组合单独制造测试载体，即可探索键合力、真空时序等工艺条件。

这种建模方法改变了制造商思考对准控制的方式。键合后采集的套刻数据可以分解为刚性贴装误差、线性缩放和高阶残差，并反馈至裸片与键合机的力学模型中。残差模式可能比单一的通过/失败判定更具价值，因为它能在工艺偏移量尚未引发大范围断路之前，识别出正在漂移的工艺状态。速度更快的量产键合机不仅需要在重复裸片贴装中保持稳定的精度，还需要来料的局部几何形状始终处于该工具可校正的范围之内。

临时叠层会留下永久印记

这些来料几何形状大多在晶圆附着于临时载体时便已确立。减薄后的硅片、注塑晶圆以及部分构建的封装体，往往缺乏独立通过背面工艺、再分布层形成或额外沉积所需的机械稳定性。载体和临时键合材料因此成为这些工序的机械参考基准，尽管二者均不存在于最终器件中。

载体的选择还会影响工件在温度变化过程中的响应方式。玻璃、硅及其他载体材料具有不同的刚度和热膨胀系数（CTE），而临时黏合剂则决定了有多少形变会被传递至晶圆中。黏合力必须足够强，以防止滑动或分层，但该层材料也需要具备足够的顺应性，以避免对晶圆施加过大的应力。

"如果载体晶圆与封装体的热膨胀系数不匹配，或匹配程度不够，最终就会产生大量翘曲，"Brewer Science 先进封装技术战略师 Hamed Derami 表示，"每个步骤中的翘曲都会影响下一个下游步骤。"

材料要求也随工艺流程而变化，因为针对某一等离子暴露、电镀化学品和介电固化特定组合所完成资格验证的配方，在另一组合中可能因分层、模量过高、释放性差或去键合后的残留污染而失效。

总厚度变化为临时加工对最终良率的影响提供了另一条路径。载体叠层中的微小厚度变化，可能导致光刻焦距偏移、再分布层尺寸改变、柱或焊盘高度变化，并使最终键合表面产生局部偏移。微凸点可通过焊料变形来容忍部分偏移，但铜-介电层直接界面几乎没有能力来适应这种变化。顺应性的缺失，使微小的厚度差异直接演变为不完整的键合。

"在混合键合中，裸片间距为零，因此所有结构都是刚性的——介电层是刚性的，铜是刚性的，整片晶圆都是刚性的，"Derami 表示，"如果厚度变化稍微超出系统所能容忍的范围，就会出现不键合的情况。也许中心部分能键合，边缘部分无法键合，而且没有任何机制来弥补这一问题——没有凸点。"

更低的温度，同等的电气结果

热预算为"可以形成的键合"与"形成后器件能够存活"之间划定了另一条边界。介电材料表面建立初始接触，而退火则强化界面，使凹陷的铜焊盘得以膨胀并重建为连续的电气通路。常规条件能提供有效的动力学过程，但可能使已完成的器件承受不在其原始工艺资格范围内的温度与应力——在集成逻辑芯片、存储芯片、射频、传感器和光子器件的异构叠层中，这一问题尤为突出。

"为了强化界面处的键合，并实现所谓的铜界面重建，我们需要升高温度，"CEA-Leti 的 Najem 表示，"通常施加的温度高于 300 °C，典型条件为 400 °C 持续一到两小时。挑战在于，这一温度相当高，可能与某些应用（如存储器）不兼容。"

因此，低温化研究的目标是，通过不同的表面活化、铜结构、时间与化学品组合，实现相同的电气与机械效果。CEA-Leti 报告了在 100 °C 下对晶圆对晶圆测试载体进行退火的结果，随后的形貌与电气表征显示出低电阻和高电气良率。该结果在所报告的测试条件下确立了技术可行性，但要实现量产应用，还需要可靠性数据、针对特定应用的热循环验证，以及对该工艺在来料变异和产量条件下保持稳定性的确认。

正确的目标并非能产生单个成功样本的最低温度，而是在保持键合强度、电阻、良率和长期可靠性的前提下，适用于所集成器件的最低热预算。这一窗口可能因产品和工作负载而存在显著差异，这使得随着应用场景的扩展，一种通用的混合键合工艺配方愈发不现实。

先检测，后键合

这些管控措施无法保证每个界面都能正确形成，但可以防范显而易见的风险。宏观光学检测可在更昂贵的计量、探针或键合步骤之前，识别划痕、边缘损伤、大颗粒、涂层异常和空间热点；而电气测试则从另一角度验证可见异常是否具有功能层面的影响。

"我们可以在探针测试前或测试后进行检测，我个人倾向于在测试后进行，因为这样能看到探针测试结果，"Microtronic 应用总监 Errol Akomer 表示，"基于电气测试的通过/失败结果，对比我在线光学检测中观察到的现象，两者能够相互印证。"

一旦建立这种对应关系，筛选便可前移至流程更早的阶段，从而减少不必要的探针接触点，并防止可疑物料进入价值更高的封装步骤。宏观检测的目标并非直接解析混合键合界面，而是将速度较慢、成本较高的分析手段留给真正需要它的缺陷。

一个工艺窗口，多家企业

最后一个障碍与其说是技术层面的，不如说是组织层面的——因为相关的工艺窗口如今已跨越供应商边界。材料企业可能清楚某种清洁或临时键合配方对温度和化学品的响应方式，设备企业则了解工具内部的力、时序和局部环境。晶圆厂或外包封测厂看到的是来料变异和最终良率，但每个参与方可能只从上一个环节获得一份狭窄的规格说明。

当工艺模块之间的接口留有充裕余量时，这种模式行之有效。细间距混合键合却将这些余量压缩到如此之小，以至于隐藏在某一供应商资格验证内部的信息，成为理解另一供应商结果的必要条件。清洁化学品、设备顺序、排队等待时间、晶圆形态和焊盘设计，再也无法作为相互独立的商业模块分别优化。更快的迭代速度需要在这些边界之间保持选择性透明。

"化学品人员、设备人员和晶圆厂人员，每个人向下一个人交付的都是一个黑盒子。设备工程师向化学品工程师要一种材料，围绕其输出结果开发工艺，再告诉晶圆厂'这是我黑盒子里的解决方案'，"Bhatt 表示，"我们需要的是这些黑盒子之间的透明度，以便加快迭代速度——因为不会有一种方案适合所有情况，每个工艺都需要一定程度的定制化。"

这种透明度并不要求企业放弃知识产权，而是需要足够的共享表征，以确定材料如何影响设备行为、设备如何改变表面状态，以及这些影响如何体现在电气良率中——同时让测试与检测数据能够充分向上游传递，以便识别最初发生偏移的步骤。

这种碎片化同样体现在设计端——管控焊盘布局、冗余和禁止区域的规则，必须基于实测工艺分布，而非理想的几何形状。

"业界为定义先进封装设计套件（ADK）付出了努力，但迄今尚未形成通用定义，"Synopsys 产品管理高级总监 Amlendu Shekhar Choubey 表示，"各方需要协力确保所有参与其中的组件拥有一种共享的设计语言。生态系统合作伙伴、EDA 厂商、晶圆代工厂、外包封测厂以及主要客户，都需要在这一过程中发挥各自的作用。"

结语

细间距混合键合能够走向高产量制造，但答案并不会来自再一次证明键合机制本身。晶圆对晶圆的量产实践已经表明，经过精心制备的表面可以在规模化条件下实现可靠键合；而另一篇相关文章也展示了晶圆级并行化如何使海量互连成为可能。更艰难的工作，在于当制造流程开始逐一地对裸片进行筛选、减薄、运输、清洁、对准和键合时，如何将这些条件完整保留下来。

下一个阶段，是让制造流程与其所构建的互连结构协同扩展。只有当晶圆厂、外包封测厂、设备商、材料供应商、设计工程师和测试工程师将键合视为一个连贯工艺的最终呈现，而非流程末端的一道独立工序，细间距混合键合才能真正迈入广泛可制造的阶段。

Q&A

Q1：细间距混合键合的商用最小间距是多少？

A：目前商用的最小间距约为 6 微米，尽管路线图上有延伸至 1 微米间距的规划，但 6 微米预计在相当长一段时间内仍将是商业上最具可行性的节点。6 微米的逻辑对存储接口即便在 1 微米键合仍处于长期研究目标阶段时，也能创造可观的系统价值。

Q2：混合键合为什么对颗粒污染那么敏感？

A：混合键合本质上是一种"玻璃对玻璃"的界面，介电材料表面必须在整个键合区域形成紧密接触，界面处没有顺应性的焊料结构或有机底部填充物来吸收局部阻碍。哪怕只是一个纳米级颗粒，就能将界面抬起，毁掉晶圆上大片区域的单元。颗粒越小，黏附力越强，去除难度也呈指数级增长。

Q3：混合键合退火为什么要降低温度？低温退火效果如何？

A：常规混合键合退火温度通常高于 300 °C（典型为 400 °C 持续 1-2 小时），这对存储器等对热敏感的器件可能不兼容，在异构叠层集成中尤为突出。CEA-Leti 已报告在 100 °C 下完成晶圆对晶圆退火，表征结果显示低电阻和高电气良率，证明了技术可行性，但量产应用还需更多可靠性数据和热循环验证。