模拟与混合信号芯片为何难以实现自适应测试

模拟与混合信号测试正处于一个重要转折点。尽管新标准首次让工程师能够量化这类关键器件的测试覆盖率，但要区分正常工艺偏差与软性故障，依然困难重重。

今年1月发布的IEEE模拟缺陷建模与覆盖标准（IEEE 2427-2025）为判断模拟与混合信号电路中的缺陷是否被测试检测到，建立了一套更为统一的框架，为覆盖率长期难以界定的领域带来了更强的规范约束。与此同时，半导体企业也在积极寻找利用数据分析、历史数据和自适应测试流程来降低成本的方法，同时避免更多存在缺陷或性能边缘的器件流入市场。

Advantest业务发展经理Don Blair表示："芯片制造商有固定的测试成本预算，他们会在预算范围内尽量多测，超出预算后就必须想办法削减测试成本，包括缩短测试时间、精简甚至删除测试项目。"

自适应测试的前提

自适应测试的效果取决于测试人员对输入与预期结果之间关系的掌握程度——只有足够了解，才能在不损失有效覆盖率的前提下缩短或删除测试。然而，模拟与混合信号器件的测试结果往往落在一个可接受的范围内，功能合格的器件与高性能器件之间的差异可能就隐藏在这个范围里，使得测试决策更加复杂。

当测量结果并非唯一确定值时，这种权衡就更难把握。数据转换器（如ADC或DAC）可能通过了积分非线性或微分非线性测试，但两个都通过测试的器件实际性能却可能存在明显差异。这种差异决定了该器件是否能够进入高端应用市场，或者客户是否愿意基于对设计和工艺的历史信心，接受简化后的测试流程。

Blair指出："客户很难将数据分析应用于混合信号测试，因为许多混合信号测试本身就具有不确定性，更偏向定性判断。确定性测试对应一个输入和一个预期输出；非确定性测试则对应一个输入和一个范围内的多个合格输出，其中存在优劣之分，这正是'定性'特征的体现。"

数字测试并非没有模糊地带，但它已受益于数十年来的结构化方法——扫描测试、内建自测试（BIST）、固定故障模型以及明确定义的覆盖率指标。模拟与混合信号器件则仍主要依赖功能性测试和基于规格的测量，尤其是当相关行为涉及增益、偏置、漏电、噪声、电阻、线性度、阻抗、温度或工作条件时。

覆盖率的经济账

测试成本的计算不仅限于单项测试的运行时间，还涉及测试设备的资本支出、测试台利用率、人力、电力、占地面积，以及占用昂贵设备进行可能已无实际价值的测量所带来的机会成本。这些成本随器件售价和终端客户预期质量水平的不同而呈现出不同的规模效应。

以一款售价10美元、测试成本占比5%的器件为例，每颗器件约有0.50美元的测试预算；而售价20美元的高端版本在相同比例下可达1.00美元，这使得额外筛选在经济上更具可行性。这个逻辑听起来简单，但测试工程师必须判断哪些测量项目是冗余的，哪些又是保护器件性能余量、支撑溢价定位的关键所在。

这一判断还会随产品成熟度的变化而调整。早期生产流程通常侧重于上市速度、特性表征以及工艺可信度，尤其是面向汽车、工业和安全关键应用的器件。随着产品趋于稳定，制造商会开始更仔细地审视哪些测量项目还能持续产生足够的价值，以覆盖其成本。

Teradyne电源与热管理解决方案产品经理Damian Megna表示："这在很大程度上取决于市场定位。在汽车领域，始终追求更高的覆盖率；但当行业趋于成熟，客户就会要求我们帮助识别哪些测试覆盖是冗余的，可以在回归测试成本和吞吐量的基本经济逻辑下予以删减。"

覆盖策略因制造商和产品系列而存在显著差异。部分客户进行大量测试，因为一旦问题流出、下游损失极为高昂；另一些则依赖设计余量、工艺稳定性或内部数据分析。具体决策通常属于高度机密，因为这些决策揭示了制造商对风险所在位置的判断，以及愿意进行统计性管理的风险边界。

Blair表示："哪些测试真正在执行，哪些由历史经验或数据分析来保证，通常是高度保密的信息。这取决于终端产品所需的质量等级，而这往往由终端客户决定。有些客户要求极高的质量水平，希望看到所有混合信号测试的硬性数据；而对成本更敏感的客户则未必如此。"

模拟覆盖率的难题

困难首先源于"覆盖率"本身的含义。数字测试长期依赖结构化技术，可以明确询问某组预设故障是否被检测到。而模拟与混合信号器件并不总能适用这种核算逻辑。其故障可能以多种参数的偏移形式出现，而任一偏移的重要性又取决于器件的实际应用场景。

这使得判断两项测试是否冗余、某规格测试是否可以缩短、上游测量能否安全替代后续测量都变得更加困难。问题不仅在于模拟器件需要更多测试，更深层的问题在于：由于业界长期缺乏统一方法来判断哪些测试能提供有意义的缺陷覆盖，工程师往往只能通过堆砌测量来积累信心，而这也大量增加了时间成本。

西门子EDA Tessent产品线产品经理Etienne Racine表示："最大的问题在于缺乏针对模拟/混合信号电路的客观、无偏覆盖率指标。没有这些指标，工程师往往倾向于保守，添加过多冗余测试，导致测试时间和整体成本大幅上升，并压低了良率。"

IEEE 2427-2025开始弥补这一缺口，它为工程团队提供了更系统化的方式来判断：特定测试是否在检测一类有意义的缺陷、该缺陷能否通过其他机制被观察到，以及能否在设计流程的更早阶段提升覆盖率。

这种区分之所以重要，是因为模拟与混合信号测试并不属于单一类别。某些缺陷最适合通过直接的规格测量来捕获，而另一些则可以通过结构化方法检测——前提是设计提供了足够的可观察性与可控性。最有效的策略很可能是将结构化测试、功能测试与参数测试相结合，具体的底层失效机制决定了哪些测试可以移动、缩短或推断替代。

Racine指出："差分晶体管对或带隙基准等参数缺陷需要规格测试，但这些可以是非常快速的直流测试。某些老化相关缺陷需要系统内参数测试，而电迁移或应力引发的缺陷则会造成短路或断路，可通过系统内结构化测试检测。"

随着模拟内容被集成到日益复杂的系统中，这种平衡变得愈发重要。一颗混合信号器件可能在同一封装内集成数字控制逻辑、电源管理、数据转换、传感、射频功能和安全特性，每个模块可能都需要在结构覆盖、规格测试和应用专项筛选之间寻求不同的平衡。

Modus Test应用与产品管理总监Jack Lewis表示："混合信号测试几乎始终是功能性测试，芯片本身将按照其规格进行功能验证，具体取决于它是商业级、汽车级还是安全关键级应用。"

这也正是自适应测试比简单削减测试项目更为复杂的地方。制造商或许能在积累足够数据后删除冗余的数字测试向量，但一项模拟测试可能是唯一能在特定负载、温度或电压下揭示边缘状态的测量手段。因此，减少覆盖率的决定取决于剩余测量是否仍能保持区分正常工艺偏差与性能趋向规格边界的器件的能力。

当测试路径成为变量

当不确定性来自测试路径而非器件本身时，问题将变得更加棘手。每一项电气测量都要经过一条包含仪器、电缆、探针卡或插座、触点以及器件管脚的完整链路，其中任何一个环节都可能引入电阻、污染、磨损或共面性问题，从而影响测量结果。

这一区分在模拟与混合信号测试中尤为关键，因为相关的性能余量可能非常小。数字信号通常能容忍一定程度的变异而不影响测试仪判读结果，但精密的模拟测量可能因微小偏差而改变分选决策，甚至产生误判。一旦错误数据进入自适应模型，系统可能将触点退化或电压损失误判为硅片问题。

开尔文连接通过分别设置强制端和感测端，将器件与测试路径的电气影响隔离开来。强制线施加电压或电流，感测线则确认实际到达器件管脚的电位。缺少这种可见性时，测试仪可能在上游施加了预期电压，但由于互连损耗，器件实际接收到的电压略有不足。

Lewis表示："总体而言，在混合信号或模拟领域，最理想的插座是开尔文插座，即每个管脚都配备强制端和感测端连接。由于电压精度要求极高，这种精密性至关重要。精度越低，就不得不留出越大的守护带宽。"

守护带宽能够抵御不确定性，但同时也会压缩可用的性能窗口。一颗本可满足客户规格的器件，可能因为测试流程无法区分器件本身的余量与测试路径误差，而被拒绝或归入低价值档次。随着制造商借助数据分析做出更精细的分选决策，这一权衡的后果将愈发显著。

在混合信号和功率器件测试中，测量RDSon（晶体管工作时的漏源电阻）是一大挑战，而这往往正是最关键的规格指标。由于测量范围在毫欧量级，任何接触中断都会严重影响结果。

Lewis表示："RDSon测量对于所有混合信号和功率器件来说，可能是最常见的由互连引发的问题。有时客户选用的封装管脚数量不足以配置感测管脚，这样他们就必须使用开尔文接触器——但开尔文接触器成本高得多，他们又不一定愿意为此付出额外费用。"

高管脚数数字器件有其自身的互连挑战，但模拟测试面临的是截然不同的问题。

Nordson测试与检测业务拓展总监Vidya Vijay表示："高管脚数数字器件面临的挑战是在如此多管脚下实现隔离、覆盖和吞吐量；而模拟与混合信号则是完全不同的问题——管脚数量少，但零容错。单个触点偏出0.25毫米真实位置公差或超出触点高度规格，就会完全破坏测量结果，而测试架构中没有任何机制能够吸收这种误差。"

因此，将测试仪行为与器件行为隔离开来，是任何自适应流程的根本前提。随着测量精度不断提升、决策日益自动化，这种区分的质量将决定自适应测试是真正提升了良率，还是仅仅将不确定性转移到了流程中更复杂的环节。

Teradyne的Megna表示："客户在特性表征和规格方面对我们提出了强有力的证明要求，以确认测试仪本身在所有必要环境条件下具备可重复性。他们希望确保，任何观察到的异常都与他们的器件相关，而非来自测试仪本身。"

将物理偏差与电气行为相关联

自适应测试的有效性取决于每个决策背后相关性的强弱。只有当早期工艺、计量或电气数据能够以足够的置信度预测后续结果时，测试才能被缩短、转移或删除。对于模拟与混合信号器件而言，这一点更难实现，因为细微的材料偏差、封装应力和埋藏缺陷可能在不产生明显物理失效的情况下改变电气行为。

随着器件采用更薄的薄膜、更密的互连和更异质的材料叠层，这一挑战还在不断加剧。在制程早期引入的微小偏差，可能在后续电气测试、热负载或现场使用中才逐渐显现，而到那时，最初的成因可能已被后续叠加的材料层覆盖，或分散在多个工艺步骤之中。

Onto Innovation产品营销高级总监Lei Zhong表示："三维器件时代的新型架构和材料可能引入更多潜在的'逃逸通道'，导致性能退化或良率损失难以归因，使得将特定工艺异常与后续电气行为相关联变得更加困难。"

失效分析有助于弥合这一差距，将下游电气行为与可重复出现的上游特征相关联。一旦建立了这种关系，物理或化学特征就可以纳入筛选策略，使测试工程师能够区分有意义的偏差与背景工艺噪声。

Bruker纳米红外系统产品经理Cassandra Phillips表示："通过这种'后视镜式'方法，你可以判断：'这种键合结构、这种分子环境，对应的是下游良好的电气性能；而另一种工艺则不对应良好性能。'一旦通过失效分析方法解答了这个问题，就可以将其作为筛选标准加以实施。"

这种区分之所以重要，是因为模拟与混合信号器件的失效往往是渐进的，而非灾难性的。工程师需要了解器件偏离预期行为的程度、该偏差是否稳定，以及在工作条件下是否可能进一步恶化。电阻、漏电、增益或噪声的微小偏移，可能与明显的断路或短路同等重要。

ZEISS Microscopy市场战略高级总监暨电子业务部门负责人Thomas Rodgers表示："对于数字芯片，你主要关注的是断路和短路；而对于模拟器件，你还需要关注对预期电阻值的偏离，这是一个更难以表征和测量的问题。"

因此，计量与失效分析的价值不仅限于根因调查。当物理特征能够可靠地与电气结果相关联时，它就可以成为测试时间聚焦于高风险器件的依据。当这种相关性依然薄弱时，直接测量仍然是更稳妥的选择。

生产测试无法覆盖所有使用条件

生产测试对复杂器件长期行为的观察也仅是一个有限的窗口。嵌入式监控器越来越多地被应用于先进SoC，用于在任务模式运行期间追踪时序余量、电压、热状态、负载压力和老化情况。尽管这些监控器无法取代直接的模拟与混合信号测量，但它们说明了将可见性延伸至单次生产插入点之外的价值正在持续提升。

嵌入式遥测与生命周期监控能够将测试流程的可见性延伸至工厂之外。它们无法替代生产测试，但可以为理解电压、温度、噪声和工作负载如何影响长期行为提供额外背景信息，并通过展示哪些上游特征确实具有预测价值，最终改善筛选规则。热控制在这一环节中至关重要，因为温度既影响测量本身，也影响被测器件的行为。

Megna表示："客户希望获得比现在更好、更精确的热控制能力，因为他们不希望留有大量守护带宽。这有助于提高良率，同时也有利于可靠性。如果能够精确控制温度，并可靠地获得真正处于高温状态的测试插入点，那么通过该测试的器件就具备了更好的可靠性保证。"

良率与可靠性之间的关系对于模拟与混合信号器件尤为重要。更严格的热控制可以减少生产过程中的误判，同时也能更清晰地反映器件余量是否真实存在。保护良率的同时，这种精确性还能增强信心，确保通过测试的器件在出厂后仍能持续满足规格要求。

共封装光学器件集中了同样的挑战

共封装光学（CPO）是上述所有挑战发展趋势的一个典型缩影。它将多个复杂变量集中于同一封装之内：电气行为、光学性能、对准精度、热敏感性、信号完整性、电源完整性、组装偏差和封装应力，都必须被充分理解，才能确保测试决策仍然有意义。光子学的加入，使现有的多物理场挑战更加突出。

Synopsys产品管理高级总监Amlendu Shekhar Choubey表示："光子学对热非常敏感，因此热管理变得更加重要。你需要一个光学仿真与电气仿真可以共存的集成流程，以及一个能够整合电子设计、先进封装与光子集成电路设计的设计平台，从而实现从架构到最终签核全流程的协同设计。"

CPO并没有带来一个全新的测试问题，而是通过在已经难以解析电气、热和封装级别偏差的系统中加入光学性能，放大了模拟与混合信号制造中本已存在的相关性难题。

Choubey表示："这并不是一个完全不同的问题，只是让某些挑战变得更加突出。"

在设计早期建立信心

模拟与混合信号器件不太可能沿着单一路径走向自适应测试。部分产品将继续需要大量的功能性测试，因为应用场景几乎不允许存在不确定性；另一些则将借助结构化方法、改进的建模、上游计量和更好的数据相关性，来减少冗余测量或将测试时间集中于风险最高的器件。

最有成效的转变将从设计流程的更早阶段开始。更完善的模拟缺陷模型、更统一的覆盖率核算方式，以及改进的可观察性，可以帮助工程团队在器件进入生产之前就识别出哪些测量是必不可少的。这并不能消除规格测试的必要性，但能为测试工程师提供更清晰的依据，帮助他们判断哪里需要直接测量、哪里可以用其他证据替代。

Racine表示："采用左移方法——即在设计验证之前、布局之前或至少在流片之前就衡量测试覆盖率——能够让团队主动弥补覆盖率缺口，而无需等到硅片就绪后才亡羊补牢。"

提升吞吐量的压力将持续存在，因为测试成本始终是每颗器件经济账的一部分。模拟与混合信号制造商有充分理由采用数据分析、历史数据和更具针对性的测试流程，尤其是随着封装日益复杂、新应用对更窄余量提出更高要求。难点在于：在删除测量项目之前证明其确实冗余，将器件行为与测试路径变异分离，以及判断哪些上游信号具备足够的预测能力以支持决策。

模拟与混合信号器件并非游离于更智能测试的演进浪潮之外，它们恰恰揭示了这一演进中尚待深耕的关键所在。

Q&A

Q1：IEEE 2427-2025标准对模拟与混合信号测试带来了哪些改变？

A：IEEE 2427-2025于2025年1月发布，是首个针对模拟与混合信号电路建立统一缺陷建模与覆盖率核算框架的标准。它帮助工程师更系统地判断某项测试是否真正检测到有意义的缺陷，从而避免过度堆叠冗余测试、降低测试时间和成本，同时也为自适应测试流程的推进提供了更坚实的理论基础。

Q2：为什么模拟与混合信号器件比数字器件更难实现自适应测试？

A：数字测试有明确的覆盖率指标和结构化方法支撑，而模拟与混合信号测试的结果往往落在一个可接受范围内，并非唯一确定值。同时，测试路径本身（如插座磨损、接触电阻、温度偏差）都可能影响测量结果，难以与器件本身的行为区分。这使得判断哪些测试可以安全删除变得极为复杂，稍有不慎就可能让边缘器件逃脱检测。

Q3：开尔文插座在模拟测试中为什么重要？

A：开尔文插座为每个管脚提供独立的强制端和感测端连接，能够精确测量实际到达器件管脚的电压，排除互连损耗带来的误差。在RDSon等毫欧级精密测量中，任何接触问题都会严重影响结果。若不使用开尔文连接，工程师就不得不设置更大的守护带宽来应对不确定性，这会压缩器件的可用性能窗口，甚至导致合格器件被错误拒绝。