Efinix发布Titanium Edge FPGA系列,专为边缘AI严苛需求而生

Efinix宣布推出Titanium Edge FPGA系列,专为高要求边缘AI应用而设计。该系列在功耗、尺寸、性能、可靠性和安全性五大维度实现突破:静态功耗较上代降低50%,SiP封装可将PCB面积缩减60%,支持2.5 Gbps高速I/O,内置硬件SEU纠错引擎,并集成符合CNSA 2.0标准的后量子密码学方案。产品涵盖多种逻辑密度配置,部分型号已开放样品申请。

加利福尼亚州库比蒂诺,2026年6月9日——FPGA领域的先驱企业Efinix(R) Inc.近日正式发布了Titanium Edge(TM)系列FPGA,该系列专为最严苛的边缘AI应用场景量身打造。基于公司经过市场验证的Titanium架构,这一最新系列器件针对多个高速增长市场的下一代边缘AI部署进行了深度优化。

Efinix联合创始人兼首席执行官Sammy Cheung表示:"在边缘AI应用中,每一毫瓦的功耗、每一平方毫米的面积,以及每一个潜在的安全风险点都至关重要。Titanium Edge凝聚了我们与客户多年协同开发的成果,不断突破受限部署场景下的性能极限。我们希望让设计工程师获得所需性能的同时,无需在功耗、体积或安全性上做出任何妥协。"

Titanium Edge通过一套高度集成的硅级创新,将FPGA在实时AI部署中的性能上限大幅提升,重点解决AI系统设计者面临的五大核心挑战:

功耗

Titanium Edge的静态功耗较Titanium系列降低50%,而后者本已是FPGA功耗效率的行业标杆。这一突破使得在功耗和散热条件严苛的边缘系统中实现"永远在线"的AI推理与处理成为可能。

体积

系统级封装(SiP)器件将FPGA、HyperRAM与启动闪存裸片集成于单一模块之中,相比分立式设计最多可将PCB占用面积缩减60%。封装尺寸最小可达5.5mm×5.5mm,充分满足超紧凑边缘部署的需求。

性能

Titanium Edge支持最高2.5 Gbps的I/O速率,并配备x1/x2/x4/x8数据通道宽度的MIPI接口,无需外部桥接组件即可实现面向视觉、成像及自主系统的多传感器AI处理流水线。

可靠性

Titanium Edge专为系统正常运行时间和数据完整性至关重要的高可靠性边缘部署场景而设计。其内置专用硬件SEU擦洗引擎,可持续监测并纠正配置存储器中的错误,有效防止辐射诱发的位翻转故障。

安全性

安全增强版本内置符合CNSA 2.0标准及欧盟《网络弹性法案》时间表要求的后量子密码体系。核心安全特性包括:ML-DSA-65(CRYSTALS-Dilithium)签名认证、AES-256-GCM加密、RSA-4096/EC-DSA-384支持、基于PUF的密钥派生、安全启动与信任链、用于熵生成的TRNG、完整的密钥全生命周期管理(含密钥轮换、撤销与防回滚),以及安全调试与JTAG禁用支持。

Efinix联合创始人、联席总裁兼首席技术官Tony Ngai表示:"Titanium Edge是我们与客户密切协作的集大成之作。这些客户正在构建容不得任何失误的下一代边缘AI系统。将后量子安全能力直接集成到硅芯片中,结合硬件SEU擦洗机制和SiP封装技术,为客户提供了一个'一次设计、全生命周期可信'的开发平台——从产品认证到长达十年的现场部署,始终如一。"

Titanium Edge器件家族

Titanium Edge系列涵盖多种逻辑密度和封装配置,既有面向空间受限设计的超紧凑器件,也有适用于传感器融合与AI推理工作负载的高容量版本。

Ti125 — 123,000个逻辑单元(现已开放样片申请)

Ti125 SiP — 123,000个逻辑单元,集成512Mb HyperRAM及SPI启动闪存(2026年8月开放样片申请)

Ti95 — 93,000个逻辑单元(现已开放样片申请)

Ti70 — 68,000个逻辑单元(2026年第四季度开放样片申请)

Ti70 SiP — 68,000个逻辑单元,集成256Mb HyperRAM及SPI启动闪存(2026年第四季度开放样片申请)

Ti40 — 39,000个逻辑单元(2026年第四季度开放样片申请)

Ti125和Ti95的安全增强版本计划于2026年第四季度开放样片申请。

所有Titanium Edge器件均由Efinity(R)集成开发环境提供支持,可实现从RTL到比特流的完整设计流程。Efinix生态系统还包括面向嵌入式RISC-V AI处理的Sapphire SoC解决方案,以及基于FPGA逻辑结构的后量子密码学加速器,支持ML-DSA、ML-KEM、SHA-3和SHAKE等算法。

如需了解评估板供货情况、设计支持及定价信息,请联系当地Efinix销售代表或访问www.efinixinc.com。

Q&A

Q1:Titanium Edge FPGA系列主要解决了哪些边缘AI部署的痛点?

A:Titanium Edge重点解决了边缘AI部署中的五大核心挑战:功耗方面,静态功耗较上一代降低50%;体积方面,SiP封装最小可达5.5mm×5.5mm,PCB面积缩减最高达60%;性能方面,支持最高2.5 Gbps I/O及MIPI多通道接口;可靠性方面,内置硬件SEU擦洗引擎防止辐射引发的位错误;安全性方面,集成后量子密码体系,符合CNSA 2.0及欧盟相关法规要求。

Q2:Titanium Edge的SiP封装有什么优势?

A:Titanium Edge的系统级封装(SiP)将FPGA、HyperRAM和启动闪存集成在同一模块中,相比分立式器件设计,PCB占用面积最多可减少60%,封装尺寸最小仅5.5mm×5.5mm。这对空间极为有限的边缘设备(如工业相机、自动驾驶传感器模块等)非常关键,同时也简化了硬件设计复杂度,缩短了产品开发周期。

Q3:Titanium Edge的后量子安全功能具体包括哪些内容?

A:Titanium Edge安全增强版内置了一套完整的后量子密码体系,具体包括:ML-DSA-65签名认证、AES-256-GCM加密、RSA-4096与EC-DSA-384支持、基于PUF的密钥派生、安全启动与信任链机制、用于随机数生成的TRNG,以及涵盖密钥轮换、撤销和防回滚的全生命周期密钥管理。这套方案符合CNSA 2.0标准及欧盟《网络弹性法案》的时间表要求,适用于对安全认证要求严格的长期部署场景。

来源:Edge AI and Vision Alliance - Latest News

0赞

好文章,需要你的鼓励

2026

06/16

12:41

分享

点赞

邮件订阅